數(shù)字電路與邏輯設(shè)計

前言：想要寫出一篇令人眼前一亮的文章嗎？我們特意為您整理了5篇數(shù)字電路與邏輯設(shè)計范文，相信會為您的寫作帶來幫助，發(fā)現(xiàn)更多的寫作思路和靈感。

數(shù)字電路與邏輯設(shè)計范文第1篇

論文關(guān)鍵詞：數(shù)字電路與邏輯設(shè)計,教學(xué)模式,教學(xué)方法,實踐教學(xué)

一、三本院校課程教學(xué)現(xiàn)狀

三本學(xué)生中多才多藝的較多，平時開展各種社團活動比較頻繁，學(xué)生自主創(chuàng)新思維活躍，但能夠有條不紊自主學(xué)習(xí)的學(xué)生可能只有一少部分，許多學(xué)生對學(xué)習(xí)沒有興趣，課余時間幾乎不學(xué)習(xí)。在教學(xué)過程中，剛開始學(xué)生還可以接受一些新知識，但隨著教學(xué)的深入，學(xué)習(xí)難度的增大，學(xué)生感到了困難，隨之學(xué)習(xí)的興趣也越來越低，主動學(xué)習(xí)便是一句空話，學(xué)生也就是為了應(yīng)付考試，甚至不少學(xué)生都是考前突擊。這一特點在《數(shù)字電路與邏輯設(shè)計》課程的教學(xué)中也同樣存在。要提高本課程的教學(xué)質(zhì)量，我們在定位教學(xué)目標(biāo)，設(shè)置教學(xué)內(nèi)容，采用教學(xué)手段和方法的時候都必須以這一實際情況為前提。

二、教學(xué)理念，教育目標(biāo)

三本教學(xué)有別于一本和二本，教學(xué)注重于學(xué)生應(yīng)用能力和綜合素質(zhì)的培養(yǎng)，教學(xué)過程中突出培養(yǎng)學(xué)生應(yīng)用知識，分析解決實際問題的能力，以學(xué)生為主體，以教師為主導(dǎo)，以教學(xué)為主線，樹立能力培養(yǎng)目標(biāo)為重中之重的思想，實現(xiàn)人才培養(yǎng)模式多元化，努力培養(yǎng)“寬口徑、厚基礎(chǔ)、強能力、高素質(zhì)”，適應(yīng)國際競爭和社會需求的應(yīng)用型人才。三本教育要加強通識教育，注重文理滲透理工結(jié)合，體現(xiàn)本科教育的基礎(chǔ)性和可發(fā)展性。努力探索人才培養(yǎng)新舉措，深入推進人才培養(yǎng)模式改革，實現(xiàn)多元化人才培養(yǎng)新格局，大力實施“育人為本，全面發(fā)展”的人才培養(yǎng)戰(zhàn)略，拓寬基礎(chǔ)學(xué)科的范圍和基礎(chǔ)教學(xué)的內(nèi)涵。

三、教材選取

考慮到三本學(xué)生理論基礎(chǔ)較差，教材選取不應(yīng)選擇理論研究或理論推導(dǎo)比較復(fù)雜的教

材，否則會讓學(xué)生還未涉及到重要的知識點就已經(jīng)因為難度過大而喪失信心。教材選取要以應(yīng)用為宗旨，強調(diào)理論與實踐相結(jié)合。編寫原則遵循由淺入深，通俗易懂，重點和難點采取闡述與比喻相結(jié)合，例題與習(xí)題相結(jié)合，實例與實驗相結(jié)合，針對數(shù)字電路課程實踐性強的特點，增加了與教材相應(yīng)的實踐環(huán)節(jié)教學(xué)內(nèi)容。

四、教學(xué)內(nèi)容

在三本的《數(shù)字電路與邏輯設(shè)計》教學(xué)中，應(yīng)該注重基礎(chǔ)教學(xué)，要求學(xué)生熟悉布爾代數(shù)的基本定律，掌握卡諾圖與公式化簡法；掌握數(shù)字電路中常用的基本單元電路和典型電路構(gòu)成、原理與應(yīng)用；掌握常用的中小規(guī)模組合邏輯電路和集成電路功能和設(shè)計方法。具有查閱集成電路器件手冊，合理選用集成電路器件的能力。對集成芯片，重點分析電路的外特性和邏輯功，以一些典型集成電路為例介紹如何查閱集成電路手冊、資料等，使學(xué)生學(xué)會在實際應(yīng)用中正確選擇和使用集成芯片[11]。

對于三本學(xué)生而言，在電路設(shè)計中要求學(xué)生掌握基本的設(shè)計方法，但可以適當(dāng)降低對電路設(shè)計的要求，增強電路分析方法的教學(xué)。學(xué)生可以分析較復(fù)雜的電路，并且能夠利用已有的電路進行修改，使電路滿足自己設(shè)計的需要。

五、教學(xué)手段與教學(xué)方法

（一）采用現(xiàn)代化教學(xué)

《數(shù)字電路與邏輯設(shè)計》課程的特點就是電路圖、邏輯圖特別多，如果采用板書形式教學(xué)，既浪費課堂時間也達(dá)不到好的教學(xué)效果。教學(xué)過程中采用多媒體教學(xué)，可以使一些抽象的、難以解決的概念變得形象，易于學(xué)生接受。對于集成電路的分析和設(shè)計，為了增強演示效果，除了在PPT中添加更多的動畫效果外，還可以采用Flash或Authorware軟件制作動畫效果，使電路的變化過程一目了然。

（二）結(jié)合實際教學(xué)

在授課過程中，針對三本學(xué)生可以結(jié)合生活中的應(yīng)用舉例，如目前LCD顯示、數(shù)字溫度計、十字路通燈控制、數(shù)字頻率計、多媒體PC機里的顯示卡、聲卡是用數(shù)電中的數(shù)/模(D/A)轉(zhuǎn)換實現(xiàn)圖像顯示和聲音播放、制造業(yè)中的數(shù)控機床等都應(yīng)用了數(shù)電技術(shù)。通過這些實例的介紹，可以使學(xué)生真正了解數(shù)字電路課程的重要性，從而提高對數(shù)字電路學(xué)習(xí)的興趣和學(xué)習(xí)積極性。

（三）網(wǎng)絡(luò)教學(xué)

網(wǎng)絡(luò)教學(xué)可有兩種方式，一是上傳教師課堂教學(xué)過程的視頻到校園網(wǎng)；二是教師制作圖文并茂的課件，以及與該課程有緊密關(guān)系的資料一起上傳到網(wǎng)上。目前大部分三本學(xué)生宿舍都可以登錄校園網(wǎng)，學(xué)生可以在任何時間進行網(wǎng)絡(luò)教學(xué)。網(wǎng)絡(luò)教學(xué)的方式解決了學(xué)生傳統(tǒng)的看書自學(xué)枯燥無味的問題。

六、實踐教學(xué)

實踐教學(xué)一般分為基礎(chǔ)實驗和課程設(shè)計兩大部分。基礎(chǔ)實驗教學(xué)從屬于理論教學(xué)，實驗內(nèi)容均為驗證性實驗。教師給出實驗步驟、電路圖，學(xué)生按部就班、驗證結(jié)果，通過基礎(chǔ)實驗，使得學(xué)生對于課堂所學(xué)基本概念和方法的理解和掌握更加透徹，同時培養(yǎng)學(xué)生科學(xué)實驗的精神和方法，訓(xùn)練嚴(yán)格嚴(yán)謹(jǐn)?shù)墓ぷ髯黠L(fēng)。基礎(chǔ)實驗是理論和實際相互聯(lián)系的一個重要教學(xué)環(huán)節(jié)，但是僅僅是這種以教師為主導(dǎo)的實驗?zāi)Ｊ剑荒芗ぐl(fā)起學(xué)生學(xué)習(xí)興趣和積極性，學(xué)生仍然不善于綜合運用所學(xué)知識分析和解決問題。課程設(shè)計的目標(biāo)就是為了加強基礎(chǔ)、拓寬知識面、增強學(xué)生的自主學(xué)習(xí)和工程實驗?zāi)芰Αl(fā)展個性、啟發(fā)創(chuàng)新、加強理論與實驗。學(xué)生根據(jù)實驗任務(wù)，自行設(shè)計電路和測試方案，增強學(xué)生自主學(xué)習(xí)能力，學(xué)生既動腦又動手，解決問題的能力大大提高[12]。

除此之外，還可以設(shè)置一些電子設(shè)計大賽，成立電子設(shè)計興趣小組，在教師的指導(dǎo)下開展設(shè)計性和專題研究性實驗，為希望進一步發(fā)展的學(xué)生提供良好的學(xué)習(xí)環(huán)境和創(chuàng)新研究場所，培養(yǎng)學(xué)生的團隊協(xié)作精神，發(fā)揮學(xué)生學(xué)習(xí)的自主性和創(chuàng)造性，極大地提高學(xué)生的學(xué)習(xí)興趣和動手能力。

七、結(jié)束語

隨著高等教育的普及，三本學(xué)生的數(shù)量和質(zhì)量也在日益增高，同時隨著數(shù)字技術(shù)的廣泛

普及，數(shù)字化社會已經(jīng)到來，大規(guī)模、超大規(guī)模數(shù)字集成電路以其低功耗、高速度等特點， 應(yīng)用越來越廣泛。因此如何在有限的時間內(nèi)使三本的學(xué)生扎實掌握數(shù)字電路基礎(chǔ)知識理論和基本操作技能，培養(yǎng)分析問題、解決問題的能力，是教師在教學(xué)過程中需要認(rèn)真思考的問題。使學(xué)生在傳統(tǒng)的數(shù)字電路邏輯分析、邏輯設(shè)計思維訓(xùn)練的基礎(chǔ)上進一步建立起現(xiàn)代數(shù)字電路的應(yīng)用與設(shè)計思想，掌握現(xiàn)代電子技術(shù)的新技術(shù)和新器件，為走向?qū)嶋H工作崗位打下堅實的基礎(chǔ)。

參考文獻

[1] 謝麗.《數(shù)字電路與邏輯設(shè)計》教學(xué)改革實踐.吉林省教育學(xué)院學(xué)報，2012年第02期

[2] 李琰，張翌嚦. 數(shù)字電路的教學(xué)改革與創(chuàng)新.計算機光盤軟件與應(yīng)用，2011年第22期

[3] 李小珉，葉曉慧.深化《數(shù)字電路與邏輯設(shè)計》課程改革[J].長江大學(xué)學(xué)報(自科版)，2OO4(4)

[4] 田東.數(shù)字電路課程設(shè)計的改革與探討.實驗技術(shù)與管理，2006年05期

[5] 馬達(dá)靈，張云云.《數(shù)字電路》課程教學(xué)改革之我見.集寧師專學(xué)報，2008年12月第30卷第4期

[6] 鄧朝霞.《數(shù)字電路》課程整合與優(yōu)化的改革.廣西教育學(xué)院學(xué)報，2006年第6期

[7] 張麗.高職《數(shù)字電路》課程教學(xué)方法的探索.讀與寫(教育教學(xué)刊)，2010年04期

數(shù)字電路與邏輯設(shè)計范文第2篇

關(guān)鍵詞： 數(shù)字電路設(shè)計； 現(xiàn)代數(shù)字邏輯設(shè)計方法； 數(shù)字電路教學(xué)改革； 轉(zhuǎn)換真值表

中圖分類號： TN710?34； TP302.1 文獻標(biāo)識碼： A 文章編號： 1004?373X（2014）07?0139?04

Research on the necessity of change in digital circuit design method

based on CPLD/FPGA

SHUANG Kai， CAI Hong?ming

（College of Geophysics and Information Engineering， China University of Petroleum （Beijing）， Beijing 102249， China）

Abstract： Application of large?scale programmable logic device has brought great flexibility to digital system design. The introduction of standard logic design language has greatly changed the design method， design process and design concepts of traditional digital system. As a technical foundation teaching link in the university， it should be adjusted accordingly. The problems of the traditional design approach and advantages of modern logic design methods are compared through the combinational logic and sequential logic design examples. By contrast， the modern logic design techniques has replaced the traditional method of digital system design and become the mainstream of the digital circuit design， which is the inevitable trend of development of electronic technology.

Keyword： digital circuit design； modern digital logic design method； digital circuit teaching reform； conversion truth table

0 引 言

20世紀(jì)90年代，國際上電子和計算機技術(shù)較為先進的國家，一直在積極探索新的電子電路設(shè)計方法，并在設(shè)計方法、工具等方面進行了徹底的變革，取得了巨大成功。在電子技術(shù)設(shè)計領(lǐng)域，可編程邏輯器件（如CPLD、FPGA）的應(yīng)用，已得到廣泛的普及，這些器件為數(shù)字系統(tǒng)的設(shè)計帶來了極大的靈活性。這些器件可以通過類似軟件編程的方式對其硬件結(jié)構(gòu)和工作方式進行重構(gòu)，從而使硬件設(shè)計像軟件設(shè)計那樣方便快捷。這就極大地改變了傳統(tǒng)的數(shù)字系統(tǒng)設(shè)計方法、設(shè)計過程和設(shè)計觀念，促進了數(shù)字邏輯電路設(shè)計技術(shù)的迅速發(fā)展。本文通過幾個設(shè)計實例的對比闡述一個道理，隨著數(shù)字電路中先進設(shè)計方法的引入，高等學(xué)校中數(shù)字電子技術(shù)的教學(xué)內(nèi)容必須隨之得到改善，使之與技術(shù)進步相互適應(yīng)[1?3]。

數(shù)字電路根據(jù)邏輯功能的特點，分成兩類，一類叫組合邏輯電路（簡稱組合電路），另一類是時序邏輯電路（簡稱時序電路）。組合邏輯電路在邏輯功能上的特點是任意時刻的輸出僅取決于該時刻的輸入，與電路初態(tài)無關(guān)。而時序邏輯電路任意時刻的輸出不僅取決于當(dāng)時的輸入信號，還取決于電路原來的狀態(tài)。本文從這兩方面就傳統(tǒng)手工設(shè)計存在的問題進行討論。

1 組合邏輯設(shè)計中傳統(tǒng)設(shè)計方法與可編程邏輯

設(shè)計方法的對比

列真值表，邏輯關(guān)系式，邏輯化簡是組合邏輯設(shè)計的幾個重要步驟。但這一經(jīng)典的組合邏輯設(shè)計步驟并不總是必須的。實現(xiàn)特定邏輯功能的邏輯電路也是多種多樣的。為了使邏輯電路的設(shè)計更簡潔，通過各種方法對邏輯表達(dá)式進行化簡是必要的。組合電路設(shè)計就是用最簡單的邏輯電路實現(xiàn)給定邏輯表達(dá)式。在滿足邏輯功能和技術(shù)要求基礎(chǔ)上，力求電路簡單、可靠。實現(xiàn)組合邏輯函數(shù)可采用基本門電路，也可采用中、大規(guī)模集成電路。

例1：三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定這一邏輯問題[4?5]。在“三人表決”問題中，將三個人的意見分別設(shè)置為邏輯變量A、B、C，只能有同意或不同意兩種意見。將表決結(jié)果設(shè)置為邏輯函數(shù)F，結(jié)果也只有“通過”與“不通過”兩種情況。

傳統(tǒng)的邏輯設(shè)計需要由下面的4個步驟完成：

（1） 列真值表

對于邏輯變量A、B、C，設(shè)同意為邏輯1，不同意為邏輯0。對于邏輯函數(shù)F，設(shè)表決通過為邏輯1，不通過為邏輯0。

根據(jù)“少數(shù)服從多數(shù)”的原則，將輸入變量不同取值組合與函數(shù)值間的對應(yīng)關(guān)系列成表，得到函數(shù)的真值表如表1所示。

表1 例1的真值表（共有23=8行）

[A＼&B＼&C＼&F＼&0＼&0＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&0＼&1＼&1＼&1＼&1＼&0＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&]

（2） 列邏輯函數(shù)表達(dá)式

三人表決器的邏輯表達(dá)式為：

[F=ABC+ABC+ABC+ABC] （1）

設(shè)N為上式中的邏輯項數(shù)，這時，共有邏輯項[N=C23+C33=4]項。

（3） 邏輯化簡

三人表決器的邏輯表達(dá)式可化簡為：

[F=BC+AC+AB]

（4） 畫出邏輯電路圖如圖1所示。

盡管上面的分析看上去沒有錯誤，但上例中的“三人表決器”設(shè)計給學(xué)生一個誤導(dǎo)，好像按照上述的設(shè)計步驟就可以進行組合邏輯設(shè)計了。可以推導(dǎo)，若表決人數(shù)用[p]來表示，邏輯表達(dá)式的項數(shù)為[Np=k=p2+1pCkp，]其中[Ckp]為邏輯項的組合數(shù)。以[p=7]為例，這時表1中的表項為27=128項，式（1）中的邏輯項數(shù)N變?yōu)閇N7=C47+C57+C67+C77=64]。

圖1 例1的邏輯圖

顯然，隨著表決者數(shù)量的增加，邏輯項數(shù)急劇增加，真值表不易繪制，邏輯公式無法手工書寫，邏輯化簡也非常困難。

多數(shù)表決器的邏輯公式由于過多的項數(shù)不易采用公式法化簡。如果采用卡諾圖化簡法也會因輸入變量過多而導(dǎo)致傳統(tǒng)化簡方法失效。

標(biāo)準(zhǔn)邏輯設(shè)計語言的出現(xiàn)給大規(guī)模邏輯設(shè)計帶來了新的希望。硬件描述語言（HDL）的采用可以使設(shè)計者的精力集中于所設(shè)計的邏輯本身，不必過多的考慮如何實現(xiàn)這個邏輯以及需要用哪些定型的邏輯模塊。這在以往中小規(guī)模集成電路邏輯設(shè)計與大規(guī)模可編程邏輯設(shè)計方法上產(chǎn)生了本質(zhì)的差別。Verilog是一種以文本形式來描述數(shù)字系統(tǒng)硬件結(jié)構(gòu)和行為的語言，用它可以表示邏輯電路圖、邏輯表達(dá)式，還可以表示數(shù)字邏輯系統(tǒng)所完成的邏輯功能。在此，用Verilog設(shè)計一個“七人表決”邏輯，以考察采用現(xiàn)代邏輯設(shè)計方法較傳統(tǒng)設(shè)計方法的優(yōu)勢。

在表決器的設(shè)計中，關(guān)鍵是對輸入變量中為1的表決結(jié)果進行計數(shù)，如果把全部的邏輯狀態(tài)列表分析，勢必存在冗余的設(shè)計資源。根據(jù)多數(shù)表決的性質(zhì)，考慮采用加法邏輯來統(tǒng)計表決結(jié)果，之后再判決加法器輸出中1的個數(shù)即可實現(xiàn)該邏輯。Verilog設(shè)計如圖2所示。

圖2 七人表決的Verilog邏輯

在“七人表決”邏輯中，不再專注于每個邏輯變量狀態(tài)的變化，只抓住關(guān)鍵問題多數(shù)表決有效，并用條件操作符“？”設(shè)計出所需的Verilog行為邏輯，剩下的實現(xiàn)問題交由計算機綜合（synthesis）。可以看到，采用標(biāo)準(zhǔn)化的硬件描述語言，能有效地避開以往組合邏輯設(shè)計中逐一考察每個輸入邏輯狀態(tài)所帶來的邏輯狀態(tài)分析的爆炸，從而可以用較短的設(shè)計時間得到正確的邏輯輸出。眾所周知，加法器、比較器都是傳統(tǒng)的組合邏輯教學(xué)內(nèi)容，但以往的教學(xué)中由于采用手工分析方法，很難把這些不同的邏輯設(shè)計內(nèi)容綜合考慮進來。筆者認(rèn)為，現(xiàn)代邏輯設(shè)計方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設(shè)計中的關(guān)注點，勢必引起邏輯設(shè)計教學(xué)方法的更新。有必要加大邏輯功能綜合設(shè)計的內(nèi)容，減少元器件級邏輯單元選型在教學(xué)中的比例。

2 時序邏輯設(shè)計中傳統(tǒng)設(shè)計方法與現(xiàn)代可編程

邏輯設(shè)計方法的對比

數(shù)字電路的另一類設(shè)計內(nèi)容是時序邏輯設(shè)計。時序邏輯設(shè)計分為同步與異步時序邏輯設(shè)計。一般地，同步時序邏輯設(shè)計的難度要高于異步時序邏輯。因此，也在時序邏輯電路設(shè)計上占有較多的學(xué)時。如果在教學(xué)改革中僅把可編程邏輯設(shè)計作為傳統(tǒng)時序邏輯設(shè)計內(nèi)容的補充，不但不能使學(xué)生體會到先進的計算機輔助邏輯設(shè)計所帶來的便捷，還可能使學(xué)生按照傳統(tǒng)的手工時序邏輯設(shè)計步驟去理解可編程時序邏輯，導(dǎo)致時序邏輯設(shè)計的復(fù)雜化，增加邏輯驗證的成本。因此，有必要探討傳統(tǒng)設(shè)計方法與現(xiàn)代邏輯設(shè)計方法之間的差別。下面根據(jù)一個典型的時序邏輯設(shè)計來說明。

例2：試設(shè)計一個序列編碼檢測器[6?7]，當(dāng)檢測到輸入信號出現(xiàn)110序列時，電路輸出1，否則輸出0。

這個序列編碼檢測器如果按照傳統(tǒng)的時序設(shè)計步驟，將會異常繁瑣：

（1） 由給定的邏輯功能建立原始狀態(tài)圖和原始狀態(tài)表

從給定的邏輯功能可知，電路有一個輸入信號A和一個輸出信號Y，電路功能是對輸入信號A的編碼序列進行檢測，一旦檢測到信號A出現(xiàn)連續(xù)編碼為110的序列時，輸出為1，檢測到其他編碼序列時，輸出為0。

設(shè)電路的初始狀態(tài)為a，如圖3中箭頭所指。在此狀態(tài)下，電路輸出[Y=0，]這時可能的輸入有[A=0]和[A=1]兩種情況。當(dāng)CP脈沖相應(yīng)邊沿到來時，若[A=0，]則是收到0，應(yīng)保持在狀態(tài)a不變；若[A=1，]則轉(zhuǎn)向狀態(tài)[b，]表示電路收到一個1。當(dāng)在狀態(tài)[b]時，若輸入[A=0，]則表明連續(xù)輸入編碼為10，不是110，則應(yīng)回到初始狀態(tài)[a，]重新開始檢測；若[A=1，]則進入狀態(tài)[c，]表示已連續(xù)收到兩個1。在狀態(tài)[c]時，若A=0，表明已收到序列編碼110，則輸出[Y=1，]并進入狀態(tài)d；若[A=1，]則收到的編碼為111，應(yīng)保持在狀態(tài)[c]不變，看下一個編碼輸入是否為[A=0；]由于尚未收到最后的0，故輸出仍為0。在狀態(tài)[d，]若輸入[A=0，]則應(yīng)回到狀態(tài)[a，]重新開始檢測；若[A=1，]電路應(yīng)轉(zhuǎn)向狀態(tài)[b，]表示在收到110之后又重新收到一個1，已進入下一輪檢測；在[d]狀態(tài)下，無論[A]為何值，輸出[Y]均為0。根據(jù)上述分析，可以得出如圖3所示的原始狀態(tài)圖和表2所示的原始狀態(tài)表。

圖3 例2的原始狀態(tài)圖

表2 例2的原始狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

[d]＼&[d1]

[a/0]＼&[c/0]

[b/0]＼&]

（2） 狀態(tài)化簡

觀察表2現(xiàn)態(tài)欄中[a]和[d]兩行可以看出，當(dāng)[A=0]和[A=1]時，分別具有相同的次態(tài)[a、][b]及相同的輸出0，因此，[a]和[d]是等價狀態(tài)，可以合并。最后得到化簡后的狀態(tài)表，見表3。

表3 例2經(jīng)化簡的狀態(tài)表

[現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&現(xiàn)態(tài)

[（Sn）]＼&次態(tài)/輸出[Sn+1Y]＼&[A=0]＼&[A=1]＼&[A=0]＼&[A=1]＼&[a]

[b]＼&[a/0]

[a/0]＼&[b/0]

[c/0]＼&[c]

＼&[a1]

＼&[c/0]

＼&]

（3） 狀態(tài)分配

化簡后的狀態(tài)有三個，可以用2位二進制代碼組合（00，01，10，11）中的任意三個代碼表示，用兩個觸發(fā)器組成電路。觀察表3，當(dāng)輸入信號A=1時，有abc的變化順序，當(dāng)A=0時，又存在ca的變化。綜合兩方面考慮，這里采取00011100的變化順序，會使其中的組合電路相對簡單。于是，令a=00，b=01，c=11，得到狀態(tài)分配后的狀態(tài)圖，如圖4所示。

圖4 例2狀態(tài)分配后的狀態(tài)圖

（4） 選擇觸發(fā)器類型

這里選用邏輯功能較強的JK觸發(fā)器可以得到較簡化的組合電路。

（5） 確定激勵方程組和輸出方程組

用JK觸發(fā)器設(shè)計時序電路時，電路的激勵方程需要間接導(dǎo)出。表4所示的JK觸發(fā)器特性表提供了在不同現(xiàn)態(tài)和輸入條件下所對應(yīng)的次態(tài)。而在時序電路設(shè)計時，狀態(tài)表已列出現(xiàn)態(tài)到次態(tài)的轉(zhuǎn)換關(guān)系，希望推導(dǎo)出觸發(fā)器的激勵條件。所以需將特性表做適當(dāng)變換，以給定的狀態(tài)轉(zhuǎn)換為條件，列出所需求的輸入信號，稱為激勵表。根據(jù)表4建立的JK觸發(fā)器激勵表如表5所示。表中的[x]表示其邏輯值與該行的狀態(tài)轉(zhuǎn)換無關(guān)。

表4 JK觸發(fā)器特性表

[[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&[Qn]＼&[J]＼&[K]＼&[Qn+1]＼&0＼&0＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&0＼&1＼&0＼&0＼&1＼&0＼&1＼&1＼&1＼&0＼&1＼&0＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&]

表5 JK觸發(fā)器的激勵表

[[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&[Qn]＼&[Qn+1]＼&[J]＼&[K]＼&0＼&0＼&0＼&[x]＼&1＼&0＼&[x]＼&1＼&0＼&1＼&1＼&[x]＼&1＼&1＼&[x]＼&0＼&]

根據(jù)圖4和表5可以列出狀態(tài)轉(zhuǎn)換真值表及兩個觸發(fā)器所要求的激勵信號，見表6。

表6 例2的狀態(tài)轉(zhuǎn)換真值表及激勵信號

[[Qn1]＼&[Qn0]＼&[A]＼&[Qn+11]＼&[Qn+10]＼&[Y]＼& 激勵信號＼&[J1]＼&[K1]＼&[J0]＼&[K0]＼&0＼&0＼&0＼&0＼&0＼&0＼&0＼&[x]＼&0＼&[x]＼&0＼&0＼&1＼&0＼&1＼&0＼&0＼&[x]＼&1＼&[x]＼&0＼&1＼&0＼&0＼&0＼&0＼&0＼&[x]＼&[x]＼&1＼&0＼&1＼&1＼&1＼&1＼&0＼&1＼&[x]＼&[x]＼&0＼&1＼&1＼&0＼&0＼&0＼&1＼&[x]＼&1＼&[x]＼&1＼&1＼&1＼&1＼&1＼&1＼&0＼&[x]＼&0＼&[x]＼&0＼&]

據(jù)此，分別畫出兩個觸發(fā)器的輸入J、K和電路輸出Y的卡諾圖，如圖5所示。圖中，不使用的狀態(tài)均以無關(guān)項x填入。

圖5 激勵信號及輸出信號的卡諾圖

化簡后得到激勵方程組和輸出方程。

[J1=Q0AK1=AJ0=AK0=AY=Q1A]

（6） 畫出邏輯圖，并檢查自啟動能力

根據(jù)激勵方程組和輸出方程畫出邏輯圖，如圖6所示。

圖6 例2的邏輯圖

如果發(fā)現(xiàn)所設(shè)計的電路不能自啟動，還應(yīng)修改設(shè)計，直到能自啟動為止。

由上面所列舉的設(shè)計方法可以想見，繼續(xù)增加檢測位數(shù)會使邏輯設(shè)計更加復(fù)雜。

從上例可以看到，傳統(tǒng)的時序邏輯設(shè)計方法盡管可以用來實現(xiàn)時序邏輯的設(shè)計，但設(shè)計步驟不僅復(fù)雜且需要設(shè)計者大費周折。可以預(yù)見，使用傳統(tǒng)的時序邏輯設(shè)計方法設(shè)計復(fù)雜時序電路的難度很大。那么，采用什么方法才能使教學(xué)與現(xiàn)代邏輯設(shè)計技術(shù)接軌呢？

時序電路也被稱為有限狀態(tài)機（FSM）[6，8]，因為它們的功能行為可以用有限的狀態(tài)個數(shù)來表示。在與可編程邏輯設(shè)計的對比分析中，這里采用FSM設(shè)計這個序列檢測器。

根據(jù)圖3的狀態(tài)轉(zhuǎn)換圖（采用圖4中化簡的狀態(tài)轉(zhuǎn)換圖亦可），給邏輯狀態(tài)[a，b，c，d]分別分配以Gray編碼（00，01，11，10）。之所以采用Gray編碼方法，是可以省掉序列檢測中的計數(shù)檢測。序列檢測器的FSM邏輯如圖7所示。經(jīng)仿真驗證，符合設(shè)計要求。

圖7 例2的FSM實現(xiàn)

從上面的對比可以看出，傳統(tǒng)時序邏輯設(shè)計以人工邏輯分析為基礎(chǔ)，現(xiàn)有邏輯器件為基礎(chǔ)構(gòu)件，歷經(jīng)基本邏輯方程轉(zhuǎn)換及最后的狀態(tài)驗證等多個環(huán)節(jié)，設(shè)計周期長，僅適合設(shè)計小規(guī)模、時序簡單的邏輯單元[9]；現(xiàn)代標(biāo)準(zhǔn)邏輯設(shè)計語言的設(shè)計方法以邏輯狀態(tài)轉(zhuǎn)換本身為要點，從邏輯門與觸發(fā)器級邏輯設(shè)計上升的行為邏輯設(shè)計，更易于用來設(shè)計復(fù)雜的現(xiàn)代大規(guī)模時序邏輯。

3 結(jié) 論

現(xiàn)代邏輯設(shè)計方法的引入將逐漸轉(zhuǎn)化人們對傳統(tǒng)邏輯設(shè)計的關(guān)注點，大學(xué)基礎(chǔ)教學(xué)中邏輯電路的設(shè)計方法也應(yīng)隨著這一技術(shù)的引入更新它的內(nèi)容，改變傳統(tǒng)邏輯設(shè)計占主導(dǎo)地位的現(xiàn)狀。可以預(yù)見，大規(guī)模可編程邏輯器件的引入將會從根本上改變數(shù)字電子技術(shù)的教學(xué)模式。現(xiàn)代邏輯設(shè)計概念的引入，減少手工邏輯設(shè)計方法的比重、增加現(xiàn)代數(shù)字電路設(shè)計方法，注重基本概念的靈活運用都是數(shù)字電路教學(xué)改革的選題。廣泛開展現(xiàn)代邏輯設(shè)計方法的研究，勢必帶來邏輯設(shè)計方法教學(xué)的變革。對于高等學(xué)校的教師來說，做好改革的思想準(zhǔn)備已經(jīng)是刻不容緩的了。

參考文獻

[1] 鮑家元，毛文林.數(shù)字邏輯[M].北京：高等教育出版社，2002.

[2] 呂樂，楊愛琴.談《數(shù)字電路與邏輯設(shè)計》課程教學(xué)改革[J].中國成人教育，2008（3）：125?127.

[3] 李小珉，葉曉慧.深化《數(shù)字電路與邏輯設(shè)計》課程改革[J].長江大學(xué)學(xué)報：自科版，2004，1（4）：124?125.

[4] 侯建軍，路而紅，熊華剛，等.數(shù)字電子技術(shù)基礎(chǔ)[M].2版.北京：高等教育出版社，2007.

[5] 易亞軍.《數(shù)字電子技術(shù)》教學(xué)研究[J].教育研究，2008（6）：121?122.

[6] 康華光，鄒壽彬，秦臻.電子技術(shù)基礎(chǔ)：數(shù)字部分[M].5版.北京：高等教育出版社，2006.

[7] 鄧水先.《數(shù)字邏輯電路》課程的教改探索[J].職業(yè)教育研究，2008（8）：68?69.

數(shù)字電路與邏輯設(shè)計范文第3篇

關(guān)鍵詞：Multisim； 序列信號發(fā)生器；教學(xué)；仿真

中圖分類號：TN794文獻標(biāo)識碼：A文章編號：1005-3824（2014）03-0062-03

0引言

數(shù)字電路是通信工程、電子信息工程、計算機科學(xué)與技術(shù)等專業(yè)的一門重要專業(yè)基礎(chǔ)課程。隨著電子技術(shù)的快速發(fā)展，對數(shù)字電路的教學(xué)也提出了越來越高的要求，而數(shù)字電路本身又是一門理論性和實踐性都極強的課程[1]。學(xué)生對該課程的理解掌握程度直接影響到后續(xù)課程的學(xué)習(xí)。傳統(tǒng)的理論教學(xué)方法主要在課堂上進行，由于不能搭建具體的電路進行動態(tài)演示，遇到一些功能原理復(fù)雜的電路，學(xué)生對其理解掌握就顯得力不從心了，慢慢地就會失去學(xué)習(xí)的興趣。作者所在的學(xué)校是一個三本院校，相對于一本、二本的學(xué)生，三本院校的學(xué)生基礎(chǔ)較差，而且學(xué)習(xí)的主動性也較差。針對上述問題，如何改進教學(xué)方法，提高教學(xué)質(zhì)量、激發(fā)學(xué)生的學(xué)習(xí)興趣，成為教師亟待解決的問題[2]。

近些年來，隨著計算機仿真技術(shù)的進步，電子設(shè)計自動化已成為數(shù)字電路分析和設(shè)計的重要工具。其中Multisim仿真軟件以其形象直觀、簡單易學(xué)的特點，尤為適用于數(shù)字電路教學(xué)。它的引入讓傳統(tǒng)教學(xué)中學(xué)生只能想象的東西變得形象直觀。這樣既能讓學(xué)生容易理解掌握，又能激發(fā)學(xué)生的學(xué)習(xí)興趣。還能讓學(xué)生有意識地親自動手學(xué)會一種仿真工具，從而提高其創(chuàng)新能力和實踐能力[3]。

1Multisim簡介

Multisim 是美國國家儀器（NI）有限公司推出的以Windows為平臺的仿真工具，適用于板級的模擬/數(shù)字電路板的仿真設(shè)計。它包含電路原理圖的圖形輸入、電路硬件描述語言輸入方式，具有豐富的仿真分析能力。可以使用Multisim交互式地搭建電路原理圖，并對電路進行仿真分析[4]。目前為止，Multisim已經(jīng)推出了多種版本，本文以最新版本Multisim 13仿真軟件結(jié)合課堂實例進行仿真演示。

1.1Multisim13主要特點

1） 直觀的圖形界面。整個操作界面就像一個電子實驗臺，繪制電路所需的元器件和仿真所需的測試儀器均可直接拖放到屏幕上，點擊鼠標(biāo)可用導(dǎo)線將它們連接起來，可以靈活、直觀地創(chuàng)建和修改電路。

2）豐富的元器件。它提供了超過17000多種元件，同時能方便地對元件各種參數(shù)進行編輯修改，能利用模型生成器以及代碼模式創(chuàng)建模型等功能創(chuàng)建自己的元器件。

3）強大的仿真能力。支持模擬電路、數(shù)字電路、數(shù)模混合電路以及射頻電路的設(shè)計仿真，支持匯編語言和C語言，使得虛擬仿真顯得更加靈活[5]。

4）豐富的測試儀器。該軟件提供了22種虛擬儀器進行電路動作的測量：如Multimeter（萬用表），F(xiàn)unction Generatoer（函數(shù)信號發(fā)生器），Oscilloscope（示波器） ，Bode Plotter（波特儀），Logic Converter（邏輯轉(zhuǎn)換儀）等，這些儀器的設(shè)置和使用與真實的一樣，可以動態(tài)交互顯示。除了Multisim提供的默認(rèn)的儀器外，還可以創(chuàng)建LabVIEW的自定義儀器，使得圖形環(huán)境中可以靈活地測試、測量及控制應(yīng)用程序的儀器。

1.2Multisim在理論教學(xué)中的應(yīng)用

這里通過序列信號發(fā)生器的例子說明Multisim在數(shù)字電路理論教學(xué)中的應(yīng)用。從傳統(tǒng)的教學(xué)結(jié)果來看，學(xué)生對序列信號發(fā)生器的掌握并不理想，對其序列信號產(chǎn)生的方法也理解得不夠透徹。

序列信號是指在時鐘脈沖作用下產(chǎn)生的一串周期性的二進制信號。序列信號發(fā)生器在數(shù)字設(shè)備中具有重要的作用，它分為2種類型：一種為計數(shù)型，它由計數(shù)器輔以組合電路組成；另一種為移存型，它由移位寄存器輔以組合電路組成[6]。

下面通過具體實例說明Multisim13在數(shù)字電路教學(xué)中的應(yīng)用。

實例1：試設(shè)計一個能產(chǎn)生序列信號為0101101的計數(shù)型序列信號發(fā)生器。

方法1：利用計數(shù)器和組合邏輯電路實現(xiàn)序列信號發(fā)生器

由狀態(tài)表可得輸出方程。Z=Qn2Qn0。由Multisim13搭建仿真電路，如圖1所示。圖1中74LS160采用同步置數(shù)法構(gòu)成模7計數(shù)，在計數(shù)脈沖作用下，其輸出Z依次輸出0101101。

為了讓學(xué)生能直觀地看到輸出是0還是1，這里用探針指示0或1，亮為1，滅為0（下同）。仿真結(jié)果與理論分析一致。

圖174LS160構(gòu)成序列發(fā)生器仿真圖（一）方法2：利用計數(shù)器和數(shù)據(jù)選擇器來實現(xiàn)序列信號發(fā)生器

原理是利用計數(shù)器（74LS160）的輸出作為8選1數(shù)據(jù)選擇器（74LS151）的地址變量控制端，將要產(chǎn)生的序列依次接入74LS151的7個數(shù)據(jù)輸入端，在脈沖信號的作用下，74LS151依次輸出0101101。仿真電路如圖2所示，仿真結(jié)果也與理論分析相符。

圖274LS160構(gòu)成序列發(fā)生器仿真圖（二）實例2：試設(shè)計一個能產(chǎn)生序列為00011101的移存型序列信號發(fā)生器。

由于該序列長度為8，故考慮采用3位移位寄存器。若選用雙向4位移位寄存器74LS194，則僅用其中的3位：Q0，Q1和 Q2。由于該序列最左邊3位為000，故電路中必包含一個狀態(tài)為Q0Q1Q2=000，設(shè)為S1，依次右移一位，得到S2=001，S3=011，……，S8=001。由此知該電路具有8個狀態(tài)，其狀態(tài)轉(zhuǎn)移表如表2所示，表2中Y表示移位寄存器所需的右移串行輸入信號（即DSR）。Q2依次輸出所需序列信號00011101。

綜合上述2種類型序列信號發(fā)生器的仿真演示，既能讓學(xué)生直觀看到仿真過程與結(jié)果，又能讓學(xué)生很清晰地理解掌握以上幾個電路的工作原理，并能進一步對所學(xué)過的芯片功能加深印象。在不知不覺中，激發(fā)了學(xué)生的學(xué)習(xí)興趣，使學(xué)習(xí)不再是枯燥乏味的行為。這樣長期下去，教學(xué)質(zhì)量將會有很大提高。

2結(jié)語

實踐表明，將Multisim 13仿真軟件用于《數(shù)字電路與邏輯設(shè)計》理論課程的輔助教學(xué)，能把較為復(fù)雜難懂的電路設(shè)計過程形象直觀地展現(xiàn)學(xué)生面前，對提高學(xué)生的學(xué)習(xí)興趣和效果，提高教師的教學(xué)質(zhì)量等方面都有重要意義。同時，促使教師不斷地將理論與實踐相結(jié)合，從而提高老師的教學(xué)水平。

參考文獻：

[1]劉太剛，韓琳.Multisim在數(shù)字電路理論課教學(xué)中的應(yīng)用[J].牡丹江大學(xué)學(xué)報，2013，22 （7）：161162，187.

[2]趙慶.三本院校EDA課程教學(xué)方法實踐與思考[J].現(xiàn)代商貿(mào)工業(yè)，2013（7）：144145.

[3]盧厚元.multisim11在電子技術(shù)教學(xué)中的應(yīng)用[J].十堰職業(yè)技術(shù)學(xué)院學(xué)報，2013，26（3） 98101.

[4]黃菊. 基于共發(fā)射極電路Multisim仿真教學(xué)的好處研究[J].中國電子商務(wù)，2013（17）：140，142

[5]肖杰，曾玢石，趙晉琴.Multisim在數(shù)字電子技術(shù)課程教學(xué)中的應(yīng)用[J].當(dāng)代教育論壇，2011（6）：4143.

數(shù)字電路與邏輯設(shè)計范文第4篇

物聯(lián)網(wǎng)工程包括在工學(xué)類里面。

物聯(lián)網(wǎng)工程一般指高校開設(shè)物聯(lián)網(wǎng)相關(guān)專業(yè)之一（物聯(lián)網(wǎng)工程，傳感網(wǎng)技術(shù)，智能電網(wǎng)）。本科，學(xué)制四年，授工學(xué)學(xué)士學(xué)位。

其主干學(xué)科與課程如下：

信息與通信工程，電子科學(xué)技術(shù)，計算機科學(xué)與技術(shù)。物聯(lián)網(wǎng)概論，電路分析基礎(chǔ)，信號與系統(tǒng)，模擬電子技術(shù)，數(shù)字電路與邏輯設(shè)計，微機原理與接口技術(shù)，工程電磁場，通信原理，計算機網(wǎng)絡(luò)，現(xiàn)代通信網(wǎng)，傳感器原理，嵌入式系統(tǒng)設(shè)計，無線通信原理，無線傳感器網(wǎng)絡(luò)，近距無線傳輸技術(shù)，二維條碼技術(shù)，數(shù)據(jù)采集與處理，物聯(lián)網(wǎng)安全技術(shù)，物聯(lián)網(wǎng)組網(wǎng)技術(shù)等。

（來源：文章屋網(wǎng) ）

數(shù)字電路與邏輯設(shè)計范文第5篇

關(guān)鍵詞：數(shù)字頻率計 EDA VHDL 波形仿真

中圖分類號：TN79 文獻標(biāo)識碼：A 文章編號：1007-9416（2013）11-0135-03

1 引言

傳統(tǒng)的設(shè)計方法是基于中小規(guī)模集成電路器件進行設(shè)計（如74系列及其改進系列、CC4000系列、74HC系列等都屬于通用型數(shù)字集成電路），而且是采用自底向上進行設(shè)計。現(xiàn)代電子設(shè)計技術(shù)的核心的發(fā)展方向是基于計算機的電子設(shè)計自動化技術(shù)，即EDA（Electronic Design Automation）技術(shù)[1]。EDA技術(shù)減輕了設(shè)計人員的工作強度，提高了工作效率，縮短了產(chǎn)品的研發(fā)周期，是電子設(shè)計技術(shù)的一個巨大進步。超高速集成電路硬件描述語言（Very-High-Speed Integrated Circuit Hardware Description Language， VHDL）語言是EDA設(shè)計中一種重要的仿真語言，具有多層次描述系統(tǒng)硬件功能的能力，支持自頂向下和基于庫的設(shè)計的特點，被廣泛的應(yīng)用于CPLD/FPGA的設(shè)計中。

在電子技術(shù)中，頻率是最基本的參數(shù)之一，并且與許多電參量的測量方案、測量結(jié)果都有十分密切的關(guān)系[2，3]。數(shù)字頻率計是一種基本的測量頻率的電子儀器，廣泛應(yīng)用于航天、電子、測控等領(lǐng)域。采用常規(guī)數(shù)字電路設(shè)計數(shù)字頻率計，所用的器件較多、連線比較復(fù)雜，而且存在延時較大、測量誤差較大、可靠性低等缺點。本文研究了基于EDA的數(shù)字頻率計電路的設(shè)計方法，介紹了數(shù)字頻率計的相應(yīng)模塊，并開展了相應(yīng)的仿真實驗。

2 數(shù)字頻率計的設(shè)計原理

2.1 VHDL語言與軟件仿真平臺

VHDL出現(xiàn)于1982年，是一種針對于電路設(shè)計的高級語言。VHDL語言用于描述硬件電路，已經(jīng)成了一種通用的硬件設(shè)計交換媒介[4]。該語言相比于其他語言具有對硬件的描述能力強、覆蓋面廣、語言精煉簡潔、可讀性強等特點，并且，VHDL支持支持模塊化設(shè)計，縮短了開發(fā)的周期。

MAX+PLUSⅡ可編程邏輯開發(fā)軟件是Altera公司推出的第三代PLD 開發(fā)系統(tǒng)，該軟件提供了全面的邏輯設(shè)計能力，包括電路圖、文本和波形的設(shè)計輸入以及編譯、邏輯綜合、仿真和定時分析以及器件編程等諸多功能。具有包括開放式的界面、與結(jié)構(gòu)無關(guān)、多平臺、完全集成化、豐富的設(shè)計庫在內(nèi)的突出優(yōu)點。其系統(tǒng)界面如圖1所示。

2.2 設(shè)計基本原理

數(shù)字頻率計的基本設(shè)計原理是選取一個頻率穩(wěn)定度較高的頻率源作為基準(zhǔn)頻率，對比測量其他信號的頻率，計算每秒內(nèi)待測信號的脈沖個數(shù)。我們從MAX+PLUSⅡ?qū)嶒炁_輸入兩個不同的時鐘頻率，其中一個作為基準(zhǔn)頻率（這里選取的是1HZ的CLK信號），另一個作為待測頻率，經(jīng)過相應(yīng)的分頻或倍頻后，通過頻率計計算出待測頻率的頻率值。由于本次設(shè)計的數(shù)字頻率計采用1HZ的時鐘頻率作為基準(zhǔn)頻率，因此，我們需要計算1秒鐘時基內(nèi)待測信號整形后脈沖的個數(shù)，相應(yīng)的計算結(jié)果即為當(dāng)前頻率值，并用十進制數(shù)碼管顯示最終結(jié)果[5，6]。

本頻率計是8位十進制數(shù)字頻率計，由四個模塊構(gòu)成：控制模塊，有時鐘使能的十進制計數(shù)器模塊，鎖存器模塊和譯碼顯示模塊。數(shù)字頻率計系統(tǒng)組成方框圖如圖2所示。

在上圖中出現(xiàn)了三個重要的控制信號，分別是計數(shù)控制信號、鎖存信號和清零信號。其中，計數(shù)控制信號是長度為1秒的高電平脈沖周期信號，可以對頻率計的每一個計數(shù)器的使能端進行同步控制。實驗中，當(dāng)計數(shù)控制信號為高電平時開始計數(shù)；低電平時停止計數(shù)，并保持所計的數(shù)；鎖存信號的上升沿到來時，將計數(shù)器在前一秒鐘的計數(shù)值鎖存在鎖存器中，并控制顯示模塊顯示當(dāng)前數(shù)；鎖存計數(shù)值后，由清零信號清除計數(shù)模塊中的值。

3 模塊實現(xiàn)

根據(jù)上述描述，數(shù)字頻率計包含了控制模塊，計數(shù)器模塊，鎖存器模塊和譯碼顯示共四個模塊。下面我們將分別介紹這四個模塊，并且給出其中最核心模塊控制模塊的設(shè)計程序。

3.1 控制模塊

控制模塊是本頻率計設(shè)計的核心模塊，既要求對頻率計的每一個計數(shù)器的使能端進行同步控制，又要求能產(chǎn)生鎖存信號將計數(shù)值記錄到鎖存器中。由此，利用VHDL語言設(shè)計該控制模塊如下，仿真波形如圖3所示。

3.2 其他模塊

計數(shù)模塊是對被測頻率信號進行頻率計數(shù)測量的模塊，由8個一位十進制計數(shù)器級聯(lián)組成，當(dāng)時鐘使能輸入端為高電平時，進行計數(shù)，反之，鎖定計數(shù)值。

我們可以先通過VHDL語言編寫1個一位十進制計數(shù)器，再將其原件化后搭建成八位十進制計數(shù)模塊。鎖存模塊由鎖存器構(gòu)成，當(dāng)鎖存信號的上升沿到達(dá)后信號被鎖存到寄存器的內(nèi)部，并由鎖存器的輸出端輸出。譯碼顯示模塊對四位BCD碼進行鎖存，并轉(zhuǎn)化為相應(yīng)的三組七段碼，用于驅(qū)動數(shù)碼管，譯成能在數(shù)碼管上顯示的相對應(yīng)的數(shù)值。

根據(jù)本節(jié)所描述的各模塊的基本原理，我們分別用VHDL語言進行編程實現(xiàn)，下一節(jié)將給出數(shù)字頻率計的仿真結(jié)果。

4 仿真結(jié)果

在MAX+plus II的原理圖編輯窗口的空白處雙擊，將彈出“Symbol”窗口，點擊左側(cè)的元件庫欄中的Project項，選擇剛才第3部分中生成的各個功能模塊，再點擊下方的OK，即可將此元件調(diào)入原理圖編輯窗口中，并根據(jù)各模塊功能和頻率計的功能進行連接并生成頂層電路文件，如圖4所示。

數(shù)字頻率計的最終仿真波形如圖5所示。實驗驗證了上述設(shè)計的正確性。

5 結(jié)語

本文基于EDA技術(shù)設(shè)計了數(shù)字頻率計，描述了各模塊的基本原理，用VHDL語言編程實現(xiàn)，并在MAX+PLUSⅡ軟件上進行設(shè)計仿真，給出了最終的仿真實驗結(jié)果。需要指出的是，用戶可以在基本電路模塊的基礎(chǔ)上，修改VHDL源程序達(dá)到增加新功能的目標(biāo)，例如由目前的8位增加到16位，改變基礎(chǔ)頻率的輸入等，而不必更改硬件電路。

參考文獻

[1]李曉輝.數(shù)字電路與邏輯設(shè)計[M].國防工業(yè)出版社，2012年.

[2]郭小東.基于VHDL語言的數(shù)字頻率計電路的設(shè)計[J].信息與電腦（理論版），2009，7：064.

[3]潘明.基于復(fù)雜可編程邏輯器件的數(shù)字頻率計設(shè)計[J].廣西科學(xué)院學(xué)報，2002，18（4）：244-251.

[4]齊京禮，宋毅芳，陳建泗.VHDL語言在FPGA中的應(yīng)用[J].微計算機信息，2006，22（12）： 149-151.